AS4C128M16D2-25BCN

Alliance Memory
913-A4C128M16D225BCN
AS4C128M16D2-25BCN

Fabricante:

Descripción:
DRAM DDR2, 2G, 128M x 16, 1.8V, 400Mhz, 84ball FBGA, Commercial Temp - Tray

Modelo ECAD:
Descargue Library Loader gratis para convertir este archivo para su herramienta ECAD. Conozca más sobre el modelo ECAD.

Disponibilidad

Existencias:
0

Aún puede comprar este producto que se encuentra pendiente.

Plazo de entrega de fábrica:
16 Semanas Tiempo estimado de producción de fábrica.
Mínimo: 1   Múltiples: 1
Precio unitario:
$-.--
Precio ext.:
$-.--
Est. Tarifa:

Precio (USD)

Cantidad Precio unitario
Precio ext.
$21.08 $21.08
$19.54 $195.40
$18.92 $473.00
$18.10 $905.00
$17.03 $1,703.00
$16.59 $4,147.50
$16.40 $7,970.40
1,134 Presupuesto

Producto similar

Alliance Memory AS4C128M16D2A-25BCN
Alliance Memory
DRAM DDR2, 2G, 128M x 16, 1.8V, 400Mhz, 84ball FBGA, (A-die), Commercial Temp - Tray

Atributo del producto Valor de atributo Seleccionar atributo
Alliance Memory
Categoría de producto: DRAM
RoHS:  
SDRAM - DDR2
2 Gbit
16 bit
400 MHz
FBGA-84
128 M x 16
400 ps
1.7 V
1.9 V
0 C
+ 95 C
AS4C128M16D2
Tray
Marca: Alliance Memory
País de ensamblaje: Not Available
País de difusión: Not Available
País de origen: TW
Sensibles a la humedad: Yes
Estilo de montaje: SMD/SMT
Tipo de producto: DRAM
Cantidad de empaque de fábrica: 162
Subcategoría: Memory & Data Storage
Corriente de suministro - Máx.: 300 mA
Peso de la unidad: 6.649 g
Productos encontrados:
Para mostrar productos similares, seleccione al menos una casilla de verificación
Seleccione al menos una de las casillas de verificación anteriores para mostrar productos similares en esta categoría.
Atributos seleccionados: 0

CNHTS:
8542319090
USHTS:
8542320036
JPHTS:
854232021
KRHTS:
8542321010
MXHTS:
8542320201
ECCN:
EAR99

DDR2 SDRAM

Alliance Memory DDR2 SDRAM is designed to comply with DDR2 SDRAM key features. Features such as posted CAS# with additive latency, Write latency=Read latency -1, and On-Die Termination (ODT). All of the control and address inputs are synchronized with a pair of externally supplied differential clocks. Inputs are latched at the cross point of differential clocks (CK rising and CK# falling). All I/Os are synchronized with a pair of bidirectional strobes (DQS and DQS#) in a source synchronous fashion. The address bus is used to convey row, column, and bank address information in RAS #, CAS# multiplexing style.