AS4C2M32SA-6TINTR

Alliance Memory
913-AS4C2M32SA6TINTR
AS4C2M32SA-6TINTR

Fabricante:

Descripción:
DRAM SDRAM,64M,3.3V 166MHz,2M x 32

Modelo ECAD:
Descargue Library Loader gratis para convertir este archivo para su herramienta ECAD. Conozca más sobre el modelo ECAD.

Disponibilidad

Existencias:
0

Aún puede comprar este producto que se encuentra pendiente.

Plazo de entrega de fábrica:
20 Semanas Tiempo estimado de producción de fábrica.
Mínimo: 1   Múltiples: 1
Precio unitario:
$-.--
Precio ext.:
$-.--
Est. Tarifa:
Empaque:
Envase tipo carrete completo (pedir en múltiplos de 1000)

Precio (USD)

Cantidad Precio unitario
Precio ext.
Cinta cortada / MouseReel™
$5.85 $5.85
$5.45 $54.50
$5.29 $132.25
$5.16 $258.00
$5.04 $504.00
$4.88 $1,220.00
$4.76 $2,380.00
Envase tipo carrete completo (pedir en múltiplos de 1000)
$4.58 $4,580.00
$4.52 $9,040.00
† $7.00 Se agregará y calculará la tarifa de MouseReel™ en su carrito de compras. Ningún artículo de MouseReel™ se puede cancelar ni devolver.

Embalaje alternativo

N.º de artículo del Fabricante:
Embalaje:
Tray
Disponibilidad:
En existencias
Precio:
$7.19
Mín.:
1

Atributo del producto Valor de atributo Seleccionar atributo
Alliance Memory
Categoría de producto: DRAM
RoHS:  
SDRAM
64 Mbit
32 bit
166 MHz
TSOP-II-86
2 M x 32
5.4 ns
3 V
3.6 V
- 40 C
+ 85 C
AS4C2M32SA
Reel
Cut Tape
MouseReel
Marca: Alliance Memory
País de ensamblaje: TW
País de difusión: TW
País de origen: TW
Sensibles a la humedad: Yes
Estilo de montaje: SMD/SMT
Tipo de producto: DRAM
Cantidad de empaque de fábrica: 1000
Subcategoría: Memory & Data Storage
Corriente de suministro - Máx.: 95 mA
Productos encontrados:
Para mostrar productos similares, seleccione al menos una casilla de verificación
Seleccione al menos una de las casillas de verificación anteriores para mostrar productos similares en esta categoría.
Atributos seleccionados: 0

CNHTS:
8542319090
USHTS:
8542320002
JPHTS:
854232021
MXHTS:
8542320201
ECCN:
EAR99

AS4C SDRAM

Alliance Memory AS4C SDRAM is high-speed CMOS synchronous DRAM containing 64Mbits, 128Mbits, or 256Mbits. They are internally configured as 4 banks of 1M, 2M, or 4M word x 16 DRAM with a synchronous interface (all signals are registered on the positive edge of the clock signal, CLK). Read and write accesses to the SDRAM are burst oriented, accesses start at a selected location and continue for a programmed number of locations in a programmed sequence. Accesses begin with the registration of a BankActivate command, which is then followed by a Read or Write command.