AS4C32M16D1-5BAN

Alliance Memory
913-AS4C32M16D1-5BAN
AS4C32M16D1-5BAN

Fabricante:

Descripción:
DRAM DDR1, 512Mb, 32M X 16, 2.5V, 60-ball BGA, 200 MHz, Automotive Temp - Tray

Modelo ECAD:
Descargue Library Loader gratis para convertir este archivo para su herramienta ECAD. Conozca más sobre el modelo ECAD.

En existencias: 101

Existencias:
101 Se puede enviar inmediatamente
Plazo de entrega de fábrica:
16 Semanas Tiempo estimado de producción de fábrica para cantidades superiores a las que se muestran.
Mínimo: 1   Múltiples: 1
Precio unitario:
$-.--
Precio ext.:
$-.--
Est. Tarifa:

Precio (USD)

Cantidad Precio unitario
Precio ext.
$9.23 $9.23
$8.58 $85.80
$8.32 $208.00
$8.12 $406.00
$7.93 $793.00
$7.50 $1,800.00
$7.41 $3,556.80
$7.32 $8,784.00
2,640 Presupuesto

Atributo del producto Valor de atributo Seleccionar atributo
Alliance Memory
Categoría de producto: DRAM
RoHS:  
SDRAM - DDR
512 Mbit
16 bit
200 MHz
FBGA-60
32 M x 16
700 ps
2.3 V
2.7 V
- 40 C
+ 105 C
AS4C32M16D1
Tray
Marca: Alliance Memory
País de ensamblaje: Not Available
País de difusión: Not Available
País de origen: TW
Sensibles a la humedad: Yes
Estilo de montaje: SMD/SMT
Tipo de producto: DRAM
Cantidad de empaque de fábrica: 240
Subcategoría: Memory & Data Storage
Corriente de suministro - Máx.: 108 mA
Productos encontrados:
Para mostrar productos similares, seleccione al menos una casilla de verificación
Seleccione al menos una de las casillas de verificación anteriores para mostrar productos similares en esta categoría.
Atributos seleccionados: 0

USHTS:
8542320028
ECCN:
EAR99

DDR1 Synchronous DRAM

Alliance Memory DDR1 Synchronous DRAM is a high-speed CMOS double data rate synchronous DRAM. It is internally configured with a synchronous interface (all signals are registered on the positive edge of the clock signal, CK). Data outputs occur at both rising edges of CK and CK. Read and write accesses to the SDRAM are burst oriented. The Accesses start at a selected location and continue for a programmed number of locations in a programmed sequence. Accesses begin with the registration of a BankActivate command which is then followed by a Read or Write command.