AS4C32M16D1A-5TCN

Alliance Memory
913-4C32M16D1A5TCN
AS4C32M16D1A-5TCN

Fabricante:

Descripción:
DRAM DDR1, 512Mb, 32M X 16, 2.5V, 66pin TSOP II, 200 MHz, Commercial Temp A

Hoja de datos:
Modelo ECAD:
Descargue Library Loader gratis para convertir este archivo para su herramienta ECAD. Conozca más sobre el modelo ECAD.
Más información
Conozca más sobre Alliance Memory AS4C32M16D1A-5TCN

En existencias: 58

Existencias:
58
Se puede enviar inmediatamente
En pedido:
216
Plazo de entrega de fábrica:
6
Semanas Tiempo estimado de producción de fábrica para cantidades superiores a las que se muestran.
Mínimo: 1   Múltiples: 1
Precio unitario:
$-.--
Precio ext.:
$-.--
Est. Tarifa:

Precio (USD)

Cantidad Precio unitario
Precio ext.
$9.10 $9.10
$8.46 $84.60
$8.20 $205.00
$8.01 $400.50
$7.82 $844.56
$7.56 $1,632.96
$7.37 $3,979.80
$7.19 $7,765.20
2,592 Presupuesto

Atributo del producto Valor de atributo Seleccionar atributo
Alliance Memory
Categoría de producto: DRAM
RoHS:  
SDRAM - DDR
512 Mbit
16 bit
200 MHz
TSOP-II-66
32 M x 16
700 ps
2.3 V
2.7 V
0 C
+ 70 C
AS4C32M16D1A
Tray
Marca: Alliance Memory
País de ensamblaje: TW
País de difusión: TW
País de origen: TW
Sensibles a la humedad: Yes
Estilo de montaje: SMD/SMT
Tipo de producto: DRAM
Cantidad de empaque de fábrica: 108
Subcategoría: Memory & Data Storage
Corriente de suministro - Máx.: 90 mA
Peso de la unidad: 3.632 g
Productos encontrados:
Para mostrar productos similares, seleccione al menos una casilla de verificación
Seleccione al menos una de las casillas de verificación anteriores para mostrar productos similares en esta categoría.
Atributos seleccionados: 0

Hoja de datos

CNHTS:
8542329010
USHTS:
8542320028
JPHTS:
854232021
KRHTS:
8542321010
MXHTS:
8542320201
ECCN:
EAR99

DDR1 Synchronous DRAM

Alliance Memory DDR1 Synchronous DRAM is a high-speed CMOS double data rate synchronous DRAM. It is internally configured with a synchronous interface (all signals are registered on the positive edge of the clock signal, CK). Data outputs occur at both rising edges of CK and CK. Read and write accesses to the SDRAM are burst oriented. The Accesses start at a selected location and continue for a programmed number of locations in a programmed sequence. Accesses begin with the registration of a BankActivate command which is then followed by a Read or Write command.

Se ha producido un error inesperado.


¿Tiene alguna pregunta? Visite el Centro de ayuda.
Si tiene preguntas sobre un pedido específico, inicie sesión en su cuenta.

Si tiene más problemas, comuníquese con nosotros al 800-346-6873 o envíe un correo electrónico a help@mouser.com.