AS4C512M16D3LC-12BIN

Alliance Memory
913-C512M16D3LC12BIN
AS4C512M16D3LC-12BIN

Fabricante:

Descripción:
DRAM DDR3L, 8G, 512M X 16, 1.35V, 96-BALL FBGA, 800MHZ INDUSTRIAL TEMP C Die (MT41K512M16HA-125IT:A),

Modelo ECAD:
Descargue Library Loader gratis para convertir este archivo para su herramienta ECAD. Conozca más sobre el modelo ECAD.

En existencias: 19

Existencias:
19 Se puede enviar inmediatamente
Plazo de entrega de fábrica:
30 Semanas Tiempo estimado de producción de fábrica para cantidades superiores a las que se muestran.
Se establece un tiempo de entrega prolongado para este producto.
Mínimo: 1   Múltiples: 1
Precio unitario:
$-.--
Precio ext.:
$-.--
Est. Tarifa:

Precio (USD)

Cantidad Precio unitario
Precio ext.
$56.85 $56.85
$52.55 $525.50
$50.86 $1,271.50
$49.59 $2,479.50
$48.34 $4,834.00

Atributo del producto Valor de atributo Seleccionar atributo
Alliance Memory
Categoría de producto: DRAM
RoHS:  
SDRAM - DDR3L
8 Gbit
16 bit
800 MHz
FBGA-96
512 M x 16
20 ns
1.283 V
1.45 V
- 40 C
+ 95 C
Tray
Marca: Alliance Memory
País de ensamblaje: Not Available
País de difusión: Not Available
País de origen: TW
Sensibles a la humedad: Yes
Estilo de montaje: SMD/SMT
Tipo de producto: DRAM
Cantidad de empaque de fábrica: 190
Subcategoría: Memory & Data Storage
Corriente de suministro - Máx.: 122 mA
Productos encontrados:
Para mostrar productos similares, seleccione al menos una casilla de verificación
Seleccione al menos una de las casillas de verificación anteriores para mostrar productos similares en esta categoría.
Atributos seleccionados: 0

Esta funcionalidad requiere que JavaScript esté habilitado.

CNHTS:
8542329010
CAHTS:
8542320020
USHTS:
8542320036
MXHTS:
8542320299
ECCN:
EAR99

AS4C SDRAM

Alliance Memory AS4C SDRAM is high-speed CMOS synchronous DRAM containing 64Mbits, 128Mbits, or 256Mbits. They are internally configured as 4 banks of 1M, 2M, or 4M word x 16 DRAM with a synchronous interface (all signals are registered on the positive edge of the clock signal, CLK). Read and write accesses to the SDRAM are burst oriented, accesses start at a selected location and continue for a programmed number of locations in a programmed sequence. Accesses begin with the registration of a BankActivate command, which is then followed by a Read or Write command.