AS4C64M16D2A-25BINTR

Alliance Memory
913-4C64M16D2A25BINT
AS4C64M16D2A-25BINTR

Fabricante:

Descripción:
DRAM 1G, 1.8V, 64M x 16 DDR2 I Temp

Modelo ECAD:
Descargue Library Loader gratis para convertir este archivo para su herramienta ECAD. Conozca más sobre el modelo ECAD.

Disponibilidad

Existencias:
No en existencias
En pedido:
2,500
Plazo de entrega de fábrica:
8
Semanas Tiempo estimado de producción de fábrica.
Mínimo: 1   Múltiples: 1
Precio unitario:
$-.--
Precio ext.:
$-.--
Est. Tarifa:

Precio (USD)

Cantidad Precio unitario
Precio ext.
$7.27 $7.27
$6.77 $67.70
$6.57 $164.25
$6.41 $320.50
$6.26 $626.00
$6.06 $1,515.00
$5.90 $2,950.00
$5.76 $5,760.00
Envase tipo carrete completo (pedir en múltiplos de 2500)
$5.55 $13,875.00

Atributo del producto Valor de atributo Seleccionar atributo
Alliance Memory
Categoría de producto: DRAM
RoHS:  
SDRAM - DDR2
1 Gbit
16 bit
400 MHz
FBGA-84
64 M x 16
400 ps
1.7 V
1.9 V
- 40 C
+ 95 C
AS4C64M16D2A
Reel
Cut Tape
Marca: Alliance Memory
País de ensamblaje: TW
País de difusión: TW
País de origen: TW
Sensibles a la humedad: Yes
Estilo de montaje: SMD/SMT
Tipo de producto: DRAM
Cantidad de empaque de fábrica: 2500
Subcategoría: Memory & Data Storage
Corriente de suministro - Máx.: 170 mA
Productos encontrados:
Para mostrar productos similares, seleccione al menos una casilla de verificación
Seleccione al menos una de las casillas de verificación anteriores para mostrar productos similares en esta categoría.
Atributos seleccionados: 0

CNHTS:
8542320000
CAHTS:
8542320020
USHTS:
8542320032
MXHTS:
8542320201
ECCN:
EAR99

DDR2 SDRAM

Alliance Memory DDR2 SDRAM is designed to comply with DDR2 SDRAM key features. Features such as posted CAS# with additive latency, Write latency=Read latency -1, and On-Die Termination (ODT). All of the control and address inputs are synchronized with a pair of externally supplied differential clocks. Inputs are latched at the cross point of differential clocks (CK rising and CK# falling). All I/Os are synchronized with a pair of bidirectional strobes (DQS and DQS#) in a source synchronous fashion. The address bus is used to convey row, column, and bank address information in RAS #, CAS# multiplexing style.