AS4C64M8D2-25BIN

Alliance Memory
913-AS4C64M8D2-25BIN
AS4C64M8D2-25BIN

Fabricante:

Descripción:
DRAM DDR2, 512Mb, 64M x 8, 1.8V, 400Mhz, 60-ball FBGA, Industrial Temp - Tray

Modelo ECAD:
Descargue Library Loader gratis para convertir este archivo para su herramienta ECAD. Conozca más sobre el modelo ECAD.

En existencias: 65

Existencias:
65 Se puede enviar inmediatamente
Plazo de entrega de fábrica:
8 Semanas Tiempo estimado de producción de fábrica para cantidades superiores a las que se muestran.
Mínimo: 1   Múltiples: 1
Precio unitario:
$-.--
Precio ext.:
$-.--
Est. Tarifa:

Precio (USD)

Cantidad Precio unitario
Precio ext.
$8.51 $8.51
$7.92 $79.20
$7.68 $192.00
$7.50 $375.00
$7.32 $732.00
$7.06 $1,863.84
$6.88 $3,632.64
$6.70 $7,075.20
2,640 Presupuesto

Atributo del producto Valor de atributo Seleccionar atributo
Alliance Memory
Categoría de producto: DRAM
RoHS:  
SDRAM - DDR2
512 Mbit
8 bit
400 MHz
FBGA-60
64 M x 8
400 ps
1.7 V
1.9 V
- 40 C
+ 95 C
AS4C64M8D2
Tray
Marca: Alliance Memory
País de ensamblaje: Not Available
País de difusión: Not Available
País de origen: TW
Sensibles a la humedad: Yes
Estilo de montaje: SMD/SMT
Tipo de producto: DRAM
Cantidad de empaque de fábrica: 264
Subcategoría: Memory & Data Storage
Corriente de suministro - Máx.: 85 mA
Productos encontrados:
Para mostrar productos similares, seleccione al menos una casilla de verificación
Seleccione al menos una de las casillas de verificación anteriores para mostrar productos similares en esta categoría.
Atributos seleccionados: 0

CNHTS:
8542329010
USHTS:
8542320028
JPHTS:
854232021
KRHTS:
8542321010
MXHTS:
8542320201
ECCN:
EAR99

DDR2 SDRAM

Alliance Memory DDR2 SDRAM is designed to comply with DDR2 SDRAM key features. Features such as posted CAS# with additive latency, Write latency=Read latency -1, and On-Die Termination (ODT). All of the control and address inputs are synchronized with a pair of externally supplied differential clocks. Inputs are latched at the cross point of differential clocks (CK rising and CK# falling). All I/Os are synchronized with a pair of bidirectional strobes (DQS and DQS#) in a source synchronous fashion. The address bus is used to convey row, column, and bank address information in RAS #, CAS# multiplexing style.