IS43DR16320C-25DBLI

ISSI
870-43DR16320C25DBLI
IS43DR16320C-25DBLI

Fabricante:

Descripción:
DRAM 512Mb, 1.8V, 400MHz 32Mx16 DDR2 SDRAM

Modelo ECAD:
Descargue Library Loader gratis para convertir este archivo para su herramienta ECAD. Conozca más sobre el modelo ECAD.

En existencias: 263

Existencias:
263 Se puede enviar inmediatamente
Plazo de entrega de fábrica:
8 Semanas Tiempo estimado de producción de fábrica para cantidades superiores a las que se muestran.
Mínimo: 1   Múltiples: 1   Máxima: 2
Precio unitario:
$-.--
Precio ext.:
$-.--
Est. Tarifa:

Precio (USD)

Cantidad Precio unitario
Precio ext.
$10.46 $10.46

Atributo del producto Valor de atributo Seleccionar atributo
ISSI
Categoría de producto: DRAM
RoHS:  
SDRAM - DDR2
512 Mbit
16 bit
400 MHz
BGA-84
32 M x 16
400 ps
1.7 V
1.9 V
- 40 C
+ 95 C
IS43DR16320C
Tray
Marca: ISSI
País de ensamblaje: Not Available
País de difusión: TW
País de origen: TW
Sensibles a la humedad: Yes
Estilo de montaje: SMD/SMT
Tipo de producto: DRAM
Cantidad de empaque de fábrica: 209
Subcategoría: Memory & Data Storage
Corriente de suministro - Máx.: 165 mA
Peso de la unidad: 5 g
Productos encontrados:
Para mostrar productos similares, seleccione al menos una casilla de verificación
Seleccione al menos una de las casillas de verificación anteriores para mostrar productos similares en esta categoría.
Atributos seleccionados: 0

Esta funcionalidad requiere que JavaScript esté habilitado.

CNHTS:
8542319090
USHTS:
8542320028
JPHTS:
854232021
MXHTS:
8542320201
ECCN:
EAR99

DDR2 SDRAM

ISSI DDR2 SDRAM uses a double-data-rate architecture to achieve high-speed operation. The double-data-rate architecture is essentially a 4n-prefetch architecture, with an interface designed to transfer two data words per clock cycle at the I/O balls. ISSI DDR2 SDRAM has on-die termination (ODT) and programmable burst lengths of 4 or 8. The on-chip DLL aligns DQ and DQs transitions with CK transitions. 

IS43DR16160A 16Mx16 DDR2 SDRAM

ISSI IS43DR16160A 16Mx16 DDR2 SDRAM is a Double Data Rate (DDR) Synchronous DRAM (SDRAM) organized as 4M x 16 bits x 4 banks. This product uses a double-data-rate architecture to achieve high-speed operation. The double data rate architecture is essentially a 4N prefetch architecture with an interface designed to transfer two data words per clock cycle at the I/O balls.