LMK1D1216RGZR

Texas Instruments
595-LMK1D1216RGZR
LMK1D1216RGZR

Fabricante:

Descripción:
Búfer de reloj 16-channel output 1. 8-V 2.5-V and 3.3- LMK1D1216RGZT

Modelo ECAD:
Descargue Library Loader gratis para convertir este archivo para su herramienta ECAD. Conozca más sobre el modelo ECAD.

Disponibilidad

Existencias:
No en existencias
Plazo de entrega de fábrica:
6 Semanas Tiempo estimado de producción de fábrica.
Mínimo: 2500   Múltiples: 2500
Precio unitario:
$-.--
Precio ext.:
$-.--
Est. Tarifa:

Precio (USD)

Cantidad Precio unitario
Precio ext.
Envase tipo carrete completo (pedir en múltiplos de 2500)
$11.48 $28,700.00

Embalaje alternativo

N.º de artículo del Fabricante:
Embalaje:
Reel, Cut Tape, MouseReel
Disponibilidad:
En existencias
Precio:
$21.92
Mín.:
1

Atributo del producto Valor de atributo Seleccionar atributo
Texas Instruments
Categoría de producto: Búfer de reloj
RoHS:  
16 Output
2 GHz
575 ps
LVDS
VQFN-48
HCSL, LP-HCSL, LVCMOS, LVDS, LVPECL
250 MHz
1.8 V
3.3 V
LMK1D1216
- 40 C
+ 105 C
Marca: Texas Instruments
País de ensamblaje: Not Available
País de difusión: Not Available
País de origen: Not Available
Kit de desarrollo: LMK1D1216EVM
Ciclo de tarea - Máximo: 55 %
Sensibles a la humedad: Yes
Estilo de montaje: SMD/SMT
Corriente de suministro operativa: 70 mA
Empaquetado: Reel
Producto: Clock Buffers
Tipo de producto: Clock Buffers
Cantidad de empaque de fábrica: 2500
Subcategoría: Clock & Timer ICs
Tipo: LVDS Buffer
Productos encontrados:
Para mostrar productos similares, seleccione al menos una casilla de verificación
Seleccione al menos una de las casillas de verificación anteriores para mostrar productos similares en esta categoría.
Atributos seleccionados: 0

Esta funcionalidad requiere que JavaScript esté habilitado.

USHTS:
8542390090
ECCN:
EAR99

LMK1D121x Low Additive Jitter LVDS Clock Buffer

Texas Instruments LMK1D121x Low Additive Jitter LVDS Clock Buffer is specifically designed for driving 50Ω transmission lines. When driving inputs in single-ended mode, apply the appropriate bias voltage to the unused negative input pin. The LMK1D1212 distributes with minimum skew one of two selectable clock inputs (IN0 and IN1) to 12 pairs of differential LVDS clock outputs (OUT0 through OUT11). Similarly, the LMK1D1216 distributes 16 pairs of differential LVDS clock outputs (OUT0 through OUT15). The LMK1D121x family can accept two clock sources into an input multiplexer. The inputs can be LVDS, LVPECL, LP-HCSL, HCSL, CML, or LVCMOS.